糟糕！

今天老師問的問題不知道怎麼作，下星期在努力

這是and4的邏輯閘

左圖在時間 300 ns時輸入皆為1，輸出在307 ns時才變成1，delay 7 ns

10月24號

125 ns時 input皆為1，此時output延遲了些許時間才變成1。