這是and4的邏輯閘

左圖在時間 300 ns時輸入皆為1，輸出在307 ns時才變成1，delay 7 ns